Thèse

Optimisation de procédés technologiques pour le développement de transistors GaN verticaux 

Directeur de thèse : Farid Medjdoub
Codirecteur de thèse : Katir Ziouche  

Contexte et objectifs :

L’Institut d’Electronique de Microélectronique et de Nanotechnologie (IEMN) est un laboratoire de renommée internationale qui regroupe des activités dans les micros et nanotechnologies adressant de nombreuses applications dans les domaines de l’information, de la communication, des transports et de la santé.

⇒ L’intérêt des composants à base de GaN pour la conversion d’énergie s’est fortement accentué durant ces dernières années. Les propriétés liées au grand gap du matériau GaN permettent de réaliser un excellent compromis entre la résistance à l’état passant (Ron) et la tension de claquage (BV). De plus, les récents progrès en matière de croissance de GaN sur substrat silicium (111) laissent espérer l’intégration future de composants de forte puissance à bas cout avec des technologies matures de type CMOS. Néanmoins, La filière actuelle pour les transistors de puissance en GaN repose sur des HEMT latéraux où la montée en tension est obtenue en espaçant la distance grille-drain, au détriment de la densité de courant et de puissance. A ce jour, les composants en GaN sont très majoritairement des composants latéraux (HEMTs et diodes Schottky) à hétérostructures AlGaN/GaN. Bien que fabriqués sur des substrats en silicium de diamètre très large et donc à faible coût, ces composants présentent de nombreuses limitations : tensions de seuil VTH trop faibles (problème d’immunité aux perturbations électro-magnétiques), tenues en tension BV limitées (< 1 kV) et en compromis avec la densité de puissance. En outre, ces composants latéraux sont sensibles aux phénomènes de surface, ce qui a pour conséquence de dégrader les résistances dynamiques à l’état passant. C’est la raison pour laquelle il est indispensable de fabriquer de nouveaux composants verticaux qui peuvent potentiellement supporter de hautes tensions (> 1 kV) tout en conservant une faible surface d’empreinte. La géométrie verticale permet de gagner en densité de courant, et la montée en tension (au-delà de 1000 V, avec des puces d’un calibre de 50 A) peut être obtenue avec des couches plus épaisses. Des composants verticaux ont déjà été introduits au niveau industriel, mais tous sont basés sur l’utilisation de substrats de GaN massifs (bulk). Ce substrat est à la fois onéreux et limité en performances thermiques. C’est pourquoi, deux voies seront explorées au sein de cette thèse : GaN sur substrat saphir sur lequel la production de matériau est plus simple à maitriser et GaN sur silicium qui présente plus de risques sur la qualité de l’empilement désiré, mais cette technologie est plus proche d’un objectif industriel.
En face arrière, l’utilisation d’une hétéro-épitaxie pour le développement de transistors verticaux requiert une gravure du substrat. Après le procédé de fabrication en face avant, le wafer peut être reporté temporairement sur un support (e.g. en verre) afin de stabiliser mécaniquement les composants pour permettre le traitement en face arrière. Dans la cadre d’un projet Européen H2020, nous sommes parvenus à maîtriser le problème de conduction parasite sous très fort champ électrique par gravure localisée du substrat en face arrière spécifiquement entre les électrodes de grille et de drain sur des HEMTs GaN latéraux. Cette innovation technologique sur une configuration de couche d’épitaxie optimisée nous a permis de démontrer une combinaison unique de tension de claquage au-delà 2000 V associée à une résistance à l’état passant inférieure à 2 mΩcm2. Pour les transistors GaN verticaux, l’objectif est de former le contact ohmique de drain directement sur la couche active par gravure à la fois du substrat et des couches tampons.

Ces travaux de thèse s’inscrivent dans le cadre du projet ciblé VERTIGO au sein du PEPR Electronique qui a pour but de développer des transistors de puissance en nitrure de Gallium en géométrie verticale. Dans ce cadre, le candidat travaillera au sein des plateformes de l’IEMN sur l’optimisation de procédés technologiques pour le développement de transistors GaN à géométrie verticale sur saphir dont les épitaxies seront fournies par le laboratoire CRHEA. La réalisation de véhicules de test simplifiés pseudo verticaux permettra un développement et une analyse rapide de différentes approches technologiques. Le candidat interviendra également sur le développement de la filière GaN-sur-Silicium et plus particulièrement sur la réalisation des étapes de finition en face arrière par retrait localisé du substrat sur des composants fournis par le CEA LETI. Les aspects intégrations seront pris en compte et discuter avec les partenaires du projet concernés.
Une partie des travaux sera effectuée chez les partenaires du projet tel que le CRHEA pour la croissance des matériaux, le CEA LETI sur les procédés de fabrication technologique ou AMPERE pour la caractérisation électrique.

Programme du sujet de recherche :

Le programme de travail de la thèse sera défini de la manière suivante :

• Bibliographie et veille technologique
• Définition des dispositifs à fabriquer en collaboration avec différents partenaires ;
• Optimisation du procédé de fabrication existant en face avant et en face arrière de composants de puissance GaN développés à l’IEMN. Pour la face arrière de ces composants sur Silicium, le candidat utilisera la technologie de réalisation de membranes développée à l’IEMN permettant une caractérisation préliminaire des transistors verticaux ;
• Caractérisation systématique complète à l’IEMN et Ampère en régime statique, dynamique à haute tension et en température afin de valider l’intégrité des composants réalisés.

Description du laboratoire d’accueil

L’IEMN regroupe dans une structure unique l’essentiel de la recherche régionale dans un vaste domaine scientifique allant des nanosciences à l’instrumentation. Aujourd’hui, près de 500 personnes, dont une centaine de chercheurs internationaux, travaillent ensemble. Le cœur de nos activités est centré sur les micros et nanotechnologies et leurs applications dans les domaines de l’information, la communication, les transports et la santé. Nos chercheurs ont à leur disposition des moyens expérimentaux exceptionnels, en particulier des centrales de technologie et de caractérisation dont les possibilités et les performances se situent au meilleur niveau européen. L’IEMN fait partie du réseau des grandes centrales de technologie RENATECH. Notre politique scientifique consiste non seulement en l’approfondissement des connaissances mais également en l’établissement de partenariats privilégiés avec des industriels leaders sur leurs marchés et le développement de partenariats de proximité avec les ETI et PME régionales.

Contact : farid.medjdoub@univ-lille.fr