Kick-off Meeting RTB Network

29/03/2013 –  10:00 (am)  to 04:00 (pm)

The network to basic research of technology (RTB), is a national network to large platform of micro- and nanofabrication.

Ce réseau est à disposition de l’ensemble des communautés académiques et industrielles intéressées par les micro et nanotechnologies et vous invite à une journée d’informations et d’échanges sur les possibilités d’accès à ces ressources technologiques le Vendrdi 29 mars 2013, de 10h à 16h à l’IEMN. Vous trouverez ci joint un descriptif de la journée . Registration required before 15th of March

Contact: plateforme@iemn.univ-lille1.fr

Detailed program of the day

SEMINAR Nano-FTIR: infrared spectroscopic chemical identification of materials at nanoscale

SEMINAR POSTPONE IN MARCH

 
– « The NeaSNOM Microscope »

– « Nano-FTIR: Infrared spectroscopic chemical identification of materials at nanoscale »
by Dr. Andreas HUBER from Neaspec GmbH

February 6th; 14:30 Council room

 ‘Transport experiments in graphene devices, from exfoliated to epitaxial graphene’
par Dr Emiliano Pallecchi; Laboratoire de Photonique et de Nanostructures, Marcoussy

Key words: Cooling of hot electrons in graphene; GHz Jonshon noise thermometry; electron-acoustic phonons scattering;
supercollisions,  experiments on devices based on epitaxial graphene; magneto-transport experiments; ARPES measurements;
oxygen adsorption on the electronics properties.

www.excelsior-ncc.eu

Job opportunities

Un Enseignant/Chercheur – CEM et télécommunications et un Enseignant/Chercheur – Electronique performante à partir de matériaux 2D

-> More details…

Des transistors à l’assaut de la troisième dimension

Pour la première fois, des chercheurs du LAAS et de l’IEMN construisent un transistor nanométrique véritablement en 3D.

Les limites de miniaturisation des composants électroniques pourraient être plus éloignées que ce que l’on pensait. Une équipe du Laboratoire d’analyse et d’architecture des systèmes (LAAS–CNRS, Toulouse) et de l’Institut d’électronique, de microélectronique et de nanotechnologie (CNRS/Université Lille1/Université de Valenciennes et du Hainaut-Cambresis/Isen) viennent de construire un transistor de taille nanométrique au comportement exceptionnel pour un dispositif de cette dimension. Pour y parvenir, les chercheurs ont conçu une architecture originale en trois dimensions composée d’un réseau vertical de nanofils dont la conductivité est contrôlée par une grille de seulement 14 nm de longueur. Ces résultats, publiés dans la revue Nanoscale, ouvrent la voie à des alternatives aux structures planaires des microprocesseurs et des mémoires actuels. Ces transistors 3D permettraient ainsi d’accroître la puissance des dispositifs microélectroniques.

Vue schématique d’un nano-transistors 3D
Vue schématique d’un nano-transistors 3D montrant la grille (rouge) entourant les nanofils verticaux (vert) et séparant les contacts aux extrémités de chaque nanofil (beige).

© X-L Han et G. Larrieu

Les transistors, briques de base de la microélectronique, sont composés d’un élément semi-conducteur, dit canal, reliant deux bornes. Le passage du courant entre les bornes est contrôlé par une troisième borne appelée grille : c’est celle-ci qui, tel un interrupteur, détermine si le transistor est ouvert ou fermé. Au cours des 50 dernières années, la taille des transistors n’a cessé de se réduire à un rythme constant et soutenu, permettant la montée en puissance des appareils microélectroniques. Cependant, il est admis qu’avec les architectures de transistors planaires actuelles, la miniaturisation est proche de sa limite. En effet, au-delà d’une taille minimale, le contrôle du canal des transistors par la grille est de moins en moins efficace : on observe notamment des fuites de courant qui perturbent les opérations logiques réalisées par ces ensembles de transistors. Voilà pourquoi les chercheurs du monde entier étudient des alternatives permettant de poursuivre la course à la miniaturisation.

Les chercheurs du LAAS et de l’IEMN ont, pour la première fois, construit un transistor nanométrique véritablement en 3D. Le dispositif est constitué d’un réseau serré de nanofils verticaux d’environ 200 nm de longueur reliant deux plans conducteurs. Une grille, constituée de chrome, entoure complètement chaque nanofil et contrôle le passage du courant. Ainsi, les chercheurs ont obtenu un niveau de commande transistor très élevé pour un dispositif de cette dimension. La longueur de la grille est de seulement 14 nm, contre 28 nm pour les transistors des puces actuelles. Néanmoins, sa capacité à contrôler le passage du courant dans le canal du transistor est compatible avec les besoins de la microélectronique actuelle.
Cette architecture pourrait permettre de construire des microprocesseurs constitués d’un empilement de transistors. L’on pourrait ainsi augmenter considérablement le nombre de transistors dans un espace donné, et, par conséquent, augmenter les performances des microprocesseurs ou la capacité des mémoires. Un autre atout important de ces composants est que leur fabrication est relativement simple et ne nécessite pas de procédés lithographiques1 de haute résolution. De plus, ces transistors pourraient s’intégrer facilement aux éléments microélectroniques classiques utilisés actuellement par l’industrie.
Un brevet a été déposé pour ces transistors. Les scientifiques veulent à présent poursuivre leurs efforts en miniaturisant encore la taille de la grille. Celle-ci pourrait être inférieure à 10 nm tout en offrant encore un contrôle du transistor satisfaisant. De plus, ils veulent commencer à concevoir, de concert avec des industriels, les dispositifs électroniques futurs qui mettront à profit l’architecture 3D de ces transistors.

Notes :
1 Un procédé lithographique est une technique largement utilisée en micro/nano technologie pour réaliser des texturations de surface par transfert de motifs définis dans une résine sensible.

 

New orientation for gallium nitride on silicon transistors

The first millimeter-wave power demonstration of aluminium gallium nitride/gallium nitride (AlGaN/GaN) high-electron-mobility transistors (GaN) grown on a (110) silicon substrate has been claimed by a  French team of researchers [A. Soltani et al, IEEE Electron Device Letters,  published online 7 March 2013]. The team consists of workers from Institut d’Electronique, de Microélectronique et de Nanotechnologie (IEMN) and Centre de Recherche sur l’Hétéro-Epitaxie et ses Applications (CRHEA).

__

Fig.1: Structure of the AlGaN/GaN HEMT on (110) oriented silicon substrate.

__

__

Fig.2: SEM picture of the T-shaped 60 nm gate length fabricated with the nitride-gate technology

 __

http://www.semiconductor-today.com/news_items/2013/MAR/IEMN_210313.html

Author(s): Soltani, A.
Institute of Electronics, Microelectronics and Nanotechnology, Centre National de Recherche Scientifique (IEMN/CNRS), Villeneuve d’Ascq, France
Gerbedoen, J.-C.; Cordier, Y.; Ducatteau, D.; Rousseau, M.; Chmielowska, M.; Ramdani, M.; De Jaeger, J.-C.

 

ExCELSiOR Seminar Cycle – ‘Transport experiments in graphene devices, from exfoliated to epitaxial graphene’

February 6th; 14:30 Council room

 ‘Transport experiments in graphene devices, from exfoliated to epitaxial graphene’
par Dr Emiliano Pallecchi; Laboratoire de Photonique et de Nanostructures, Marcoussy

Key words: Cooling of hot electrons in graphene; GHz Jonshon noise thermometry; electron-acoustic phonons scattering;
supercollisions,  experiments on devices based on epitaxial graphene; magneto-transport experiments; ARPES measurements;
oxygen adsorption on the electronics properties.

www.excelsior-ncc.eu

ExCELSiOR Project

ExCELSiOR Nanosciences Characterization Center

The kick-off of ExCELSiOR EQUIPEX project has been held in Lille (IEMN-CNRS, campus of the University of Lille1) on last November, 15th 2012. This important event has gathered almost 60 attendees coming from large and small industrial companies (Agilent, Horiba, IBM, Omicron-Oxford Instruments, Rohde & Schwarz, ST-Microelectronics, …), European and National laboratories, National organisms (ANR, CEA, CNRS, DGA, KUL, …) as well as Regional research and training organisms (ISEN, LMCU,  PRES ULNF, Région Nord-Pas-de-Calais …).

The agenda included two invited communications; the first one presented, by Carlo Reita, Director of Research, in charge of advanced nano-electronics program at CEA-Leti-Grenoble, concerned the status of future generations of electronics (2020) and the second communication dealt with new paradigms in near field microscopy and biological matter and has been presented by Jean-Pierre Aimé, Director of Research CNRS-University of Bordeaux. The second part of this day was dedicated to hands-on tour of the new measurement facilities which will establish the European ExCELSiOR Nanosciences Characterization Center.

      

   

Réseau RENATECH : journée des utilisateurs de grandes centrales de micro et nanotechnologies

Cette journée annuelle s’adresse à l’ensemble de la communauté scientifique afin de présenter les principales thématiques de recherche du réseau, ses moyens et compétences technologiques spécifiques ainsi que l’accès aux équipements et les conditions de leur utilisation. Des visites des centrales technologiques RENATECH et des salles blanches seront également proposées. Cette rencontre se déroulera le 19 mars 2012 au sein des laboratoires hébergeurs.

NANO-TEC Workshop 3

NANO-TEC Workshop 3