Une combinaison record en terme de résistance à l’état passant et de tension de claquage
Combinaison de faible résistance d’accès et de forte tension de claquage sur des transistors à base de GaN sur substrat de silicium
L’Institut d’Electronique, de Microélectronique et de Nanotechnologie (IEMN) en France et la compagnie EpiGaN basée en Belgique ont annoncé une combinaison record en terme de résistance à l’état passant et de tension de claquage sur des transistors à double hétérojonction utilisant un canal en GaN et une couche de barrière en AlN dont la croissance est réalisée sur substrat de silicium (N. Herbecq et al, Appl. Phys. Express, 034103, 2014).
Les deux équipes sont parvenues à maîtriser le problème de conduction parasite sous très fort champ électrique par gravure localisée du substrat en face arrière spécifiquement entre les électrodes de grille et de drain. Cette innovation technologique couplée à une configuration de couche d’épitaxie optimisée pour délivrer de forte densité de courant leur a permis de démontrer une combinaison unique avec une tension de claquage de 1.9 kV associée à une résistance à l’état passant de 1.6 mΩcm2.
Les chercheurs pensent que cette approche pourrait permettre d’atteindre 3 kV sur des composants GaN-sur-silicium par l’extension de la distance grille-drain à 30 µm tout en maintenant une faible résistance à l’état passant inférieure à 5mΩ-cm2. Ceci permettrait d’envisager l’utilisation de cette filière pour des applications au-delà de 1 kV et ainsi réduire de manière significative la taille des modules existants dans ce cadre ainsi que d’augmenter leur efficacité énergétique.
Etat de l’art de la résistance spécifique à l’état passant
en fonction de la tension de claquage pour les transistors GaN-sur-silicium
