IEMN
  • Accueil
  • Actualités
    • Newsletters de l’IEMN
    • Offres de Stages M2-Ingé
    • Les offres d’emplois
    • Toutes les actualités
  • L’Institut
    • Présentation
    • Organisation de l’institut
    • La Direction Scientifique
    • La Direction Technologique
    • La direction administrative et financière
    • Règlement intérieur
    • Nos engagements
  • La Recherche
    • Les départements scientifiques
      • Matériaux Nanostructures et Composants
      • Micro/nano et optoélectronique
      • Technologies des télécommunications et Systèmes intelligents
      • Acoustique
    • Les groupes de recherche
    • Les projets phares
  • Production Scientifique
    • Publications IEMN
    • Ressources production scientifique
  • Les plateformes
    • CMNF – Plateforme Centrale de Micro Nano Fabrication
      • Pôle Gravure et implantation
      • Pôle Analyse In Line
      • Pôle Soft Lithographie et Bio Microfluidique
      • Pôle Dépôts et épitaxie
      • Pôle Lithographie
      • Pôle Packaging
      • Staff CMNF
    • PCMP – Plateforme de Caractérisation Multi-Physique
      • Pôle Microscopie en Champ Proche (PCP)
      • Pôle Caractérisation Hyperfréquence, Optique et Photonique (CHOP)
      • Pôle Systèmes de COMmunications avancées et prototypage (SigmaCOM)
      • Pôle Caractérisation et Compatibilité ElectroMagnétique et prototypage (C2EM)
      • Staff PCMP
    • Prestations proposées par nos plateformes
  • Partenariat – Valorisation
    • Les Collaborations Académiques
    • Projets ANR
    • Principales collaborations internationales
    • Les partenariats industriels
    • Les laboratoires communs IEMN-Industrie
    • Les startups
  • La Formation à la Recherche
    • L’après-thèse
      • Faire un post-doc à l’IEMN
      • Vers le monde des entreprises et de l’industrie
      • Devenir Enseignant-Chercheur
      • Devenir Chercheur
      • Créer son entreprise à l’IEMN
      • FOCUS sur un ingénieur SATT issu de l’IEMN
    • Une thèse à l’IEMN
      • Soutenances de thèses et HDR
      • Sujets de thèses
      • Les financements
      • Les études doctorales
    • Master – Ingénieur
      • Masters ULille
        • Master Life Sciences and Technologies graduate program
        • Master Nanosciences and Nanotechnologies – Speciality ETECH
        • Master Réseaux et Télécommunications
      • Masters UPHF-INSA
        • Master Ingénierie des Systèmes embarqués et Communications Mobiles
        • Master Cyber-Défense et Sécurité de l’information
        • Master Matériaux, Contrôle, Sécurité
        • Master Ingénierie des Systèmes Images et Sons
      • Écoles Ingé partenaires/tutelles
      • Offres de Stages M2-Ingé
    • Le pôle lillois du GIP-CNFM
    • Nano-École Lille
  • Contact
    • Localisation
    • Formulaire de contact
    • Annuaire Intranet
  • Nos soutiens
  • en_GB
  • Rechercher
  • Menu Menu
ACTUALITES

THESE Victor FIORESE – « Nano sonde active intelligente pour mesures de bruit et de puissance dans la bande de fréquence 130-260 GHz »

THESE Victor FIORESE

Soutenance : 8 semptembre 2022
Laboratoire central – Villeneuve d’Ascq

Jury :

Pr. Guillaume DUCOURNAU – IEMN Villeneuve d’Ascq Président du jury
Pr. Nathalie DELTIMPLE – IMS Bordeaux
Rapporteure
Pr. Pierre BLONDY – XLIM Limoges
Rapporteur
Pr. Marina DENG – IMS Bordeaux
Examinatrice
Pr. Dominique SCHREURS – Katholieke Universiteit Leuven
Examinatrice
Mr. Daniel GLORIA – STMicroelectronics Crolles
Examinateur
Pr. Christophe GAQUIERE – IEMN Villeneuve d’Ascq
Co–directeur de thèse
Pr. Emmanuel DUBOIS – IEMN Villeneuve d’Ascq
Directeur de thèse
Dr. Simon BOUVOT – STMicroelectronics Crolles
Invité
Dr. Joao Carlos AZEVEDO GONCALVES – STMicroelectronics Crolles
Invit

Résumé :

Les technologies avancées sur silicium visant des Ft/Fmax supérieures à 400 GHz permettent la conception de circuits sur silicium dans la plage de fréquence 130-260 GHz. Afin de pousser le développement de ces technologies et l’extraction des facteurs de mérite des transistors tels que le facteur de bruit, l’efficacité en puissance et leur modélisation, il est nécessaire de disposer de moyens de caractérisation hyperfréquences associés. À ces fréquences, les outils large bande tels que les sources de bruit, les récepteurs de bruit, les adaptateurs d’impédances et les sondes de puissance ne sont pour l’instant pas disponibles pour faire ces études à une échelle industrielle. Plusieurs thèses ont prouvé la possibilité de placer ces fonctions de caractérisation au plus proche du composant en technologie BiCMOS 55 nm de STMicroelectronics à tester, directement sur Silicium. Cette approche in situ montre certaines limitations notamment en termes de surface de Silicium allouée aux seuls circuits de tests et à la répétabilité des mesures pour différents composants. Une industrialisation des mesures est visée dans le cadre de cette thèse, poussant l’intégration des fonctions circuits associées à la caractérisation dans des boitiers de type split blocks.Pour mener ces travaux, 3 axes d’études ont été développés visant la réalisation d’un boîtier fonctionnalisé en source de bruit bande G : la conception de circuits silicium en bande G utilisés dans la fonctionnalisation de ce boîter, la conception de substrats organiques accueillant par assemblage flip chip les circuits silicium, enfin la conception des split blocks intégrant ces substrats.Au sujet des boitiers, les principales transitions mises en jeu ont pu être caractérisées à l’aide de prototypes en configuration back-to-back. La transition de type E-plane entre la ligne strip-line suspendue du substrat et la cavité WR5 a pu être caractérisée en bande G, mettant en évidence un niveau de pertes d’insertion moyen de 2,5 dB dans cette plage de fréquence. De nouveaux essais d’impression 3D métallique utilisant le procédé MLS ont également été réalisé au-delà de 110 GHz pour l’usinage d’un guide d’ondes WR5. Les pertes d’insertion mesurées en bande G sont de l’ordre de 90 dB/m contre 20 dB/m pour des guides WR5 commerciaux. Cependant, un dépôt de cuivre par électrolyse sur les faces internes de la cavité est rendu possible après usinage et permet de rivaliser avec les guides d’ondes du commerce avec des niveaux de pertes d’insertion simulées de 15 dB/m. Cette intégration en boitier repose sur un assemblage de type flip chip des différents circuits en technologie SiGe BiCMOS 55 nm (Source de bruit, LNA, adaptation d’impédance) sur un substrat organique multicouches inséré dans des cavités réalisées par micro-usinage. Une source de bruit active a été réalisée et mesurée en bruit et en paramètres S en bande G, mettant en évidence des niveaux d’ENR disponibles s’échelonnant entre 0 et 37 dB. Cette source de bruit en technologie SiGe BiCMOS 55 nm présente l’avantage de la facilité d’intégration en boitier et une adaptation d’impédance de sortie meilleure que -8 dB dans la bande de fréquence considérée, quel que soit le courant de polarisation de la diode.Finalement, des essais d’assemblages de source de bruit SiGe BiCMOS 55 nm à large gamme d’ENR ont été menés. Plusieurs prototypes de boitier ont été réalisés ainsi que les substrats d’accueil des fonctions circuits associées. Une connectique de type bride WR5 permet de relier le boitier à des pointes de mesures commerciales de type Infinity Waveguide Probe et cela permet d’envisager la mesure des paramètres de bruit d’un transistor HBT et du facteur de bruit d’un LNA sous pointes. Il devient alors possible d’envisager ce type de mesure à l’échelle industrielle pour de nombreuses technologies de circuits en bande G avec ces développements proposés de boîtier fonctionnalisé en source de bruit.

Abstract :
Cutting-edge Silicon technologies targeting Ft/Fmax above 400 GHz allow circuit design in the 130-260 GHz frequency range. To enhance development of bipolar transistors in such technologies, figure of merit extraction such as noise figure, power efficiency and associated modelling require high frequency characterization tools. At hyper frequencies, wide-band circuits such as noise sources, noise receivers, impedance tuners are not industrially speaking available yet. Several thesis demonstrated the ability to place these characterization means on-wafer, close to the STMicroelectronics SiGe BiCMOS 55 nm DUT. This in situ approach shows limitations in terms of Silicon surface consumption due to design of dedicated test circuits and measurement repeatability for diverse components. This thesis aims at industrializing such measurements by packaging associated circuits functionalities in split blocks.In order to develop this approach, 3 fields have been covered to elaborate a packaged noise source in G band: design of silicon functions, design of organic substrates for flip chip circuits report and design of split blocks integrating these substrates.The key transitions at play in the packages have been characterized in back-to-back configuration in G band, such as an E-plane transition between suspended strip line and WR5 cavity. This transition has demonstrated an average insertion loss level of 2.5 dB in G band, placing it among the most promising demonstrators of millimeter-wave packaging. Moreover, low-cost considerations have to be underlined, since this package leverages low-cost materials, contrarily to traditional III-V based on quartz substrates. New trials of metallic 3D-printing using MLS process have been led above 110 GHz for WR5 waveguide machining. Measured insertion loss in G band are around 90 dB/m against 20 dB/m for commercial waveguides. However, a post-process copper plating by electrolysis can be performed, reducing insertion losses to a simulated 15 dB/m.The package integration relies on flip chip assembly technique of several SiGe BiCMOS 55 nm (noise source, LNA, impedance matching) on a multi-layer organic substrate inserted in micromachined cavities. First, circuits have been characterized on wafer in G band in S parameters and noise. An amplified noise source made of a Schottky diode polarized in avalanche regime in series with a LNA has been designed and characterized in noise and S parameters in G band, demonstrating available ENR levels from 0 dB to 37 dB. This noise source is compatible with silicon packaging integration and offers an output matching better than -8 dB whatever the diode biasing current value and frequency considered. Besides, multi-impedance noise characterization approach has been sustained based on pre-matched bipolar transistors. 16 structures of matching networks allow the extraction of 4 noise parameters of a SiGe BiCMOS 55 nm bipolar transistor using Lane’s algorithm.Finally, assembly trials of developed noise source have been led. Several package prototypes and substrates were machined for the corresponding circuits functions. A WR5 flange permits the connection of this package to commercially available probes such as Infinity Waveguide Probe. This paves the way to noise figure and noise parameters extraction of a DUT for various circuit technologies in G band following an industrial approach.
Logo
Cité Scientifique
Avenue Henri Poincaré
CS 60069
59 652 Villeneuve d'Ascq Cedex, France
Tel : 03 20 19 79 79
CNRS Logo University of Lille Logo University Polytech Logo Junia Logo Centrale Lille Logo Renatech Logo RFnet Logo
Plan du site
© Copyright Service ECM et pôle SISR 2024
  • Production scientifique
  • Mentions légales
  • Politique de confidentialité
Faire défiler vers le haut
fr_FR
fr_FR
en_GB
Nous utilisons des cookies pour vous garantir la meilleure expérience sur notre site web. Si vous continuez à utiliser ce site, nous supposerons que vous en êtes satisfait.OKNonPolitique de confidentialité