IEMN
  • Accueil
  • Actualités
    • Newsletters de l’IEMN
    • Offres de Stages M2-Ingé
    • Les offres d’emplois
    • Toutes les actualités
  • L’Institut
    • Présentation
    • Organisation de l’institut
    • La Direction Scientifique
    • La Direction Technologique
    • La direction administrative et financière
    • Règlement intérieur
    • Nos engagements
  • La Recherche
    • Les départements scientifiques
      • Matériaux Nanostructures et Composants
      • Micro/nano et optoélectronique
      • Technologies des télécommunications et Systèmes intelligents
      • Acoustique
    • Les groupes de recherche
    • Les projets phares
  • Production Scientifique
    • Publications IEMN
    • Ressources production scientifique
  • Les plateformes
    • CMNF – Plateforme Centrale de Micro Nano Fabrication
      • Pôle Gravure et implantation
      • Pôle Analyse In Line
      • Pôle Soft Lithographie et Bio Microfluidique
      • Pôle Dépôts et épitaxie
      • Pôle Lithographie
      • Pôle Packaging
      • Staff CMNF
    • PCMP – Plateforme de Caractérisation Multi-Physique
      • Pôle Microscopie en Champ Proche (PCP)
      • Pôle Caractérisation Hyperfréquence, Optique et Photonique (CHOP)
      • Pôle Systèmes de COMmunications avancées et prototypage (SigmaCOM)
      • Pôle Caractérisation et Compatibilité ElectroMagnétique et prototypage (C2EM)
      • Staff PCMP
    • Prestations proposées par nos plateformes
  • Partenariat – Valorisation
    • Les Collaborations Académiques
    • Projets ANR
    • Principales collaborations internationales
    • Les partenariats industriels
    • Les laboratoires communs IEMN-Industrie
    • Les startups
  • La Formation à la Recherche
    • L’après-thèse
      • Faire un post-doc à l’IEMN
      • Vers le monde des entreprises et de l’industrie
      • Devenir Enseignant-Chercheur
      • Devenir Chercheur
      • Créer son entreprise à l’IEMN
      • FOCUS sur un ingénieur SATT issu de l’IEMN
    • Une thèse à l’IEMN
      • Soutenances de thèses et HDR
      • Sujets de thèses
      • Les financements
      • Les études doctorales
    • Master – Ingénieur
      • Masters ULille
        • Master Life Sciences and Technologies graduate program
        • Master Nanosciences and Nanotechnologies – Speciality ETECH
        • Master Réseaux et Télécommunications
      • Masters UPHF-INSA
        • Master Ingénierie des Systèmes embarqués et Communications Mobiles
        • Master Cyber-Défense et Sécurité de l’information
        • Master Matériaux, Contrôle, Sécurité
        • Master Ingénierie des Systèmes Images et Sons
      • Écoles Ingé partenaires/tutelles
      • Offres de Stages M2-Ingé
    • Le pôle lillois du GIP-CNFM
    • Nano-École Lille
  • Contact
    • Localisation
    • Formulaire de contact
    • Annuaire Intranet
  • Nos soutiens
  • en_GB
  • Rechercher
  • Menu Menu
ACTUALITES

THESE CHANUEL A. « Transistor GaN sur Si compatible CMOS pour l‘amplification de puissance en bande Ka: optimisation de l’empilement de grille « 

A. CHANUEL

Le 13 décembre 2022

Thèse de doctorat en Electronique, microélectronique, nanoélectronique et micro-ondes, Université de Lille, ENGSYS Sciences de l’ingénierie et des systèmes,

Résumé :

La brique de grille des transistors GaN nécessite un dimensionnement plus compact avec une longueur plus courte (Lg~150 nm) et une barrière plus fine (<10 nm) pour le fonctionnement en bande Ka (~30 GHz). De plus, la compatibilité de fabrication avec les technologies CMOS implique de modifier les techniques de fabrications et les métallisations sans dégrader les performances. Après avoir rappelé les enjeux du développement des technologies GaN/Si compatibles CMOS autour de 30 GHz, le procédé de fabrication des premiers transistors GaN sur substrat silicium 200 mm pour les applications radiofréquence développé au CEA Leti est présenté. L’influence des procédés de fabrications sur les performances électriques est ensuite étudiée en comparant plusieurs plaques démontrant des résultats d’amplification encourageants (PAE=40 % and Pout=2,4 W/mm à 30 GHz). Une analyse des facteurs limitant le fonctionnement en fréquence du transistor est ensuite menée à l’aide de caractérisations petit-signal réalisées à l’IEMN. Finalement, des aspects préliminaires sur la fiabilité des composants sont abordés en observant les variations des performances électriques après des recuits successifs ainsi qu’en extrayant la résistance thermique de deux empilements GaN/Si.

Abstract :

The gate brick of GaN transistors requires a more compact design with a shorter length (Lg~150 nm) and a thinner barrier (<10 nm) for Ka-band operation (~30 GHz). Moreover, manufacturing compatibility with CMOS technologies implies modifying manufacturing techniques and metallizations without degrading performance. After recalling the challenges of developing CMOS-compatible GaN/Si technologies around 30 GHz, the fabrication process of the first GaN transistors on a 200 mm silicon substrate for radio frequency applications developed at CEA Leti is presented. The influence of the fabrication process on the electrical performance is then studied by comparing several wafers showing encouraging amplification results (PAE=40% and Pout=2.4 W/mm at 30 GHz). An analysis of the factors limiting the frequency operation of the transistor is then conducted using small-signal characterizations performed at IEMN. Finally, preliminary aspects on the reliability of the components are addressed by observing the variations of the electrical performances after successive annealing and by extracting the thermal resistance of two GaN/Si stacks.

Logo
Cité Scientifique
Avenue Henri Poincaré
CS 60069
59 652 Villeneuve d'Ascq Cedex, France
Tel : 03 20 19 79 79
CNRS Logo University of Lille Logo University Polytech Logo Junia Logo Centrale Lille Logo Renatech Logo RFnet Logo
Plan du site
© Copyright Service ECM et pôle SISR 2024
  • Production scientifique
  • Mentions légales
  • Politique de confidentialité
Faire défiler vers le haut
fr_FR
fr_FR
en_GB
Nous utilisons des cookies pour vous garantir la meilleure expérience sur notre site web. Si vous continuez à utiliser ce site, nous supposerons que vous en êtes satisfait.OKNonPolitique de confidentialité