{"id":2921,"date":"2012-12-05T09:44:15","date_gmt":"2012-12-05T07:44:15","guid":{"rendered":"https:\/\/www.iemn.fr\/last-news\/des-transistors-a-lassaut-de-la-troisieme-dimension-2.html"},"modified":"2013-05-31T11:57:41","modified_gmt":"2013-05-31T09:57:41","slug":"des-transistors-a-lassaut-de-la-troisieme-dimension-2-2","status":"publish","type":"post","link":"https:\/\/www.iemn.fr\/en\/news\/des-transistors-a-lassaut-de-la-troisieme-dimension-2-2.html","title":{"rendered":"Transistors take on the third dimension"},"content":{"rendered":"

Pour la premi\u00e8re fois, des chercheurs du LAAS et de l\u2019IEMN construisent un transistor nanom\u00e9trique v\u00e9ritablement en 3D. <\/em><\/strong><\/p>\n

Les limites de miniaturisation des composants \u00e9lectroniques pourraient \u00eatre plus \u00e9loign\u00e9es que ce que l\u2019on pensait. Une \u00e9quipe du Laboratoire d\u2019analyse et d\u2019architecture des syst\u00e8mes (LAAS\u2013CNRS, Toulouse) et de l\u2019Institut d\u2019\u00e9lectronique, de micro\u00e9lectronique et de nanotechnologie (CNRS\/Universit\u00e9 Lille1\/Universit\u00e9 de Valenciennes et du Hainaut-Cambresis\/Isen) viennent de construire un transistor de taille nanom\u00e9trique au comportement exceptionnel pour un dispositif de cette dimension. Pour y parvenir, les chercheurs ont con\u00e7u une architecture originale en trois dimensions compos\u00e9e d\u2019un r\u00e9seau vertical de nanofils dont la conductivit\u00e9 est contr\u00f4l\u00e9e par une grille de seulement 14 nm de longueur. Ces r\u00e9sultats, publi\u00e9s dans la revue Nanoscale, ouvrent la voie \u00e0 des alternatives aux structures planaires des microprocesseurs et des m\u00e9moires actuels. Ces transistors 3D permettraient ainsi d\u2019accro\u00eetre la puissance des dispositifs micro\u00e9lectroniques.<\/p>\n

\n
\n
\"Vue<\/a><\/dt>\n
Vue sch\u00e9matique d\u2019un nano-transistors 3D montrant la grille (rouge) entourant les nanofils verticaux (vert) et s\u00e9parant les contacts aux extr\u00e9mit\u00e9s de chaque nanofil (beige).<\/p>\n

\u00a9 X-L Han et G. Larrieu<\/p>\n<\/dd>\n<\/dl>\n

Les transistors, briques de base de la micro\u00e9lectronique, sont compos\u00e9s d\u2019un \u00e9l\u00e9ment semi-conducteur, dit canal, reliant deux bornes. Le passage du courant entre les bornes est contr\u00f4l\u00e9 par une troisi\u00e8me borne appel\u00e9e grille : c\u2019est celle-ci qui, tel un interrupteur, d\u00e9termine si le transistor est ouvert ou ferm\u00e9. Au cours des 50 derni\u00e8res ann\u00e9es, la taille des transistors n\u2019a cess\u00e9 de se r\u00e9duire \u00e0 un rythme constant et soutenu, permettant la mont\u00e9e en puissance des appareils micro\u00e9lectroniques. Cependant, il est admis qu\u2019avec les architectures de transistors planaires actuelles, la miniaturisation est proche de sa limite. En effet, au-del\u00e0 d\u2019une taille minimale, le contr\u00f4le du canal des transistors par la grille est de moins en moins efficace : on observe notamment des fuites de courant qui perturbent les op\u00e9rations logiques r\u00e9alis\u00e9es par ces ensembles de transistors. Voil\u00e0 pourquoi les chercheurs du monde entier \u00e9tudient des alternatives permettant de poursuivre la course \u00e0 la miniaturisation.<\/p>\n<\/div>\n

Les chercheurs du LAAS et de l\u2019IEMN ont, pour la premi\u00e8re fois, construit un transistor nanom\u00e9trique v\u00e9ritablement en 3D. Le dispositif est constitu\u00e9 d\u2019un r\u00e9seau serr\u00e9 de nanofils verticaux d\u2019environ 200 nm de longueur reliant deux plans conducteurs. Une grille, constitu\u00e9e de chrome, entoure compl\u00e8tement chaque nanofil et contr\u00f4le le passage du courant. Ainsi, les chercheurs ont obtenu un niveau de commande transistor tr\u00e8s \u00e9lev\u00e9 pour un dispositif de cette dimension. La longueur de la grille est de seulement 14 nm, contre 28 nm pour les transistors des puces actuelles. N\u00e9anmoins, sa capacit\u00e9 \u00e0 contr\u00f4ler le passage du courant dans le canal du transistor est compatible avec les besoins de la micro\u00e9lectronique actuelle.
\nCette architecture pourrait permettre de construire des microprocesseurs constitu\u00e9s d\u2019un empilement de transistors. L\u2019on pourrait ainsi augmenter consid\u00e9rablement le nombre de transistors dans un espace donn\u00e9, et, par cons\u00e9quent, augmenter les performances des microprocesseurs ou la capacit\u00e9 des m\u00e9moires. Un autre atout important de ces composants est que leur fabrication est relativement simple et ne n\u00e9cessite pas de proc\u00e9d\u00e9s lithographiques1 de haute r\u00e9solution. De plus, ces transistors pourraient s\u2019int\u00e9grer facilement aux \u00e9l\u00e9ments micro\u00e9lectroniques classiques utilis\u00e9s actuellement par l\u2019industrie.
\nUn brevet a \u00e9t\u00e9 d\u00e9pos\u00e9 pour ces transistors. Les scientifiques veulent \u00e0 pr\u00e9sent poursuivre leurs efforts en miniaturisant encore la taille de la grille. Celle-ci pourrait \u00eatre inf\u00e9rieure \u00e0 10 nm tout en offrant encore un contr\u00f4le du transistor satisfaisant. De plus, ils veulent commencer \u00e0 concevoir, de concert avec des industriels, les dispositifs \u00e9lectroniques futurs qui mettront \u00e0 profit l\u2019architecture 3D de ces transistors.<\/p>\n

Notes :<\/em><\/strong>
\n1 Un proc\u00e9d\u00e9 lithographique est une technique largement utilis\u00e9e en micro\/nano technologie pour r\u00e9aliser des texturations de surface par transfert de motifs d\u00e9finis dans une r\u00e9sine sensible.<\/p>\n

 <\/p>","protected":false},"excerpt":{"rendered":"

For the first time, researchers at LAAS and IEMN have built a truly 3D nanometric transistor. The miniaturisation limits for electronic components may be further away than previously thought. A team from the Systems Analysis and Architecture Laboratory (LAAS-CNRS, Toulouse) and the Electronics, Microelectronics and Nanotechnology Institute (CNRS\/University of Toulouse) have [...]<\/p>","protected":false},"author":2,"featured_media":0,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[12],"tags":[],"class_list":["post-2921","post","type-post","status-publish","format-standard","hentry","category-news"],"_links":{"self":[{"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/posts\/2921","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/comments?post=2921"}],"version-history":[{"count":0,"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/posts\/2921\/revisions"}],"wp:attachment":[{"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/media?parent=2921"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/categories?post=2921"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.iemn.fr\/en\/wp-json\/wp\/v2\/tags?post=2921"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}